INTRODUCTIONRESEARCHRECENT PROJECTSCOURSESPUBLICATIONS
Logic Design Labs(13-2)
HOME : PREVIOUS COURSES : Logic Design Labs(13-2)
게시판은 타인에게 공개된 장소로 개인정보(주민번호, 학번, 군번 등)을 스스로 게재하여 소중한 개인정보가 타인에게 노출되지 않도록 각별한 주의를 바랍니다.
(본 메시지 삭제 후 작성해 주세요)

[공지] LAB5 결과보고서(수정 19:13)

[TA] 이우연  l  2013 . 11 . 05

LAB5의 1,2,3,5 항목은 실험시간(11/6)에 직접 확인할 예정입니다.

칩에 직접 3번 program을 하면서 채점을 진행할 예정이니 준비해주시기 바랍니다.

결과보고서에는 매번 결과를 찍으실 필요없이 기판 사진 하나와
추가로 실험 케이스별 결과 동작 예시 사진 몇장 정도와
확인된 진리표등의 결과를 작성해 주시면 됩니다.

===========================================

2번 항목에서 Tri-state buffer에서의 high impedance 출력은 저희가 확인하지 않습니다.
미리 확인하셔서 결과보고서에 작성해 주시기 바랍니다.

4번 항목은 저희가 직접 확인하지 않습니다.
빵판의 사진을 찍으시고 결과 등을 작성해주시면 되겠습니다.