INTRODUCTIONRESEARCHRECENT PROJECTSCOURSESPUBLICATIONS
Logic Design Labs(13-2)
HOME : PREVIOUS COURSES : Logic Design Labs(13-2)
게시판은 타인에게 공개된 장소로 개인정보(주민번호, 학번, 군번 등)을 스스로 게재하여 소중한 개인정보가 타인에게 노출되지 않도록 각별한 주의를 바랍니다.
(본 메시지 삭제 후 작성해 주세요)

[공지] 이번 주 실험(10/16)은 예비보고서가 없습니다.

[TA] 이우연  l  2013 . 10 . 13

이번 주 실험은 이론수업과 연계하여 VHDL실습이 진행됩니다.

실험전에 준비하셔야 할 예비보고서는 없으며 '논리설계' 이론수업에서 진행될 VHDL강의를 잘 듣고 오시면 빠른 실습 진행에 도움이 될 것이라 생각됩니다.

그러므로 10/16(수)에는 실험3의 결과(조별 납땜 기판)만 제출해주시면 됩니다.

감사합니다.

wylee@davinci.snu.ac.kr